随着人工智能和高性能计算进入爆发式增长阶段，传统芯片制造的局限性以及摩尔定律的放缓，推动半导体行业迈向了一个新领域：先进封装技术。如今，性能的提升不再仅仅依赖于硅芯片本身，还取决于芯片的组装与连接方式。

据报道，英伟达与其供应链合作伙伴正在联合研发一种新的封装架构，这在半导体和印制电路板（PCB）领域引发了广泛关注。这项名为“CoWoP”（Chip-on-Wafer-on-Platform PCB，晶圆上芯片-平台PCB封装）的技术，似乎是CoWoS（Chip-on-Wafer-on-Substrate，晶圆上芯片-基板封装）技术的下一代演进——CoWoS目前被用于英伟达顶级AI芯片（如H100和H200）的封装。对于这份泄露的、描述CoWoP架构的内部文件，英伟达尚未作出回应。

CoWoS迎来彻底革新

供应链内部消息源泄露的内部路线图显示，CoWoP被描述为“去掉基板的CoWoS”。在当前的CoWoS架构中，AI芯片（通常包含GPU和HBM内存）被安装在硅中介层上，随后硅中介层与封装基板键合，再通过球栅阵列（BGA）连接到服务器主板。

相比之下，CoWoP完全去掉了传统的封装基板，而是将芯片与中介层的组装体直接键合到经过加固的高精度服务器主板（平台PCB）上。这一变革将省去多个制造步骤，减少功耗和信号损耗，并对芯片与系统接口的传统认知提出挑战。

尽管这一概念听起来简单，但却涉及极高的技术复杂度。平台PCB必须承担起传统上由封装基板负责的高灵敏度信号布线和电源输送任务。

据泄露的路线图显示，CoWoP预计将于2026年10月在英伟达的Rubin GR150平台上首次亮相。台积电、英伟达、日月光集团旗下的矽品（SPIL）以及PCB和设备供应商，将从2025年底开始合作开展可行性研究。据称，目前正在讨论采用450毫米×450毫米的板型尺寸。

七大颠覆性优势

对英伟达而言，CoWoP不仅仅是一次渐进式改进，更是一项战略性举措——将性能提升的重心从制程节点转向封装与系统集成，为其AI平台的主导地位构筑新的“护城河”。

据熟悉该技术蓝图的消息人士透露，CoWoP可能为半导体领域带来七大变革：

1.提升信号完整性（SI）

去掉基板缩短了信号路径，减少了NVLink和HBM内存的传输损耗，并能支持更长的通信距离。

2.增强电源完整性（PI）

电压调节器可更靠近GPU裸片放置，最大限度地减少寄生电阻，提高电源效率。

3.优化热管理

去掉芯片盖后，热量可直接从裸片散发，显著提升散热性能。

4.减轻PCB翘曲

更低的热膨胀系数有助于减少高温运行时的板体弯曲和应力。

5.降低电迁移风险

更合理的电流分布有助于提升长期可靠性。

6.降低ASIC成本

去掉芯片盖和封装基板，减少了元器件和组装成本。

7.迈向无封装未来

CoWoP使芯片模块集成更灵活，推动行业向完全无封装系统的愿景迈进。

通过从根本上重塑芯片与系统的接口方式，CoWoP可能成为自多芯片集成技术出现以来，半导体封装领域最重大的变革之一。对英伟达而言，这不仅关乎性能，更关乎对从硅芯片到服务器的整个AI硬件栈的掌控。

四大关键障碍

尽管英伟达的CoWoP架构前景广阔，但业内人士警告称，其广泛应用可能面临重大的技术和实际挑战，这些挑战可能阻碍或延缓其普及。

据供应链消息源透露，四大核心障碍尤为突出：

1.平台PCB复杂度高

系统主板（即“平台PCB”）现在必须承担传统上由先进封装基板完成的功能。这要求达到极高的布线密度、平整度和材料控制水平——这些此前仅在专门的基板制造中才需要。

2.良率与返工风险大

CoWoP需要将GPU裸片直接键合到主板上。任何缺陷或故障都会导致整个主板报废，大幅增加良率风险，降低工艺灵活性。与传统封装不同，量产之后几乎没有修复的余地。

3.系统协同设计更复杂

芯片、中介层与平台PCB之间的集成，需要硬件和软件团队的紧密协作，这既增加了开发复杂度，也提高了成本。

4.技术转移成本高

从成熟的基于基板的工艺流程转向CoWoP，需要在新设备、培训和设计基础设施方面投入大量资金，尤其是在后端制造和系统集成团队中。

行业阻力与不可阻挡的势头

若CoWoP取得成功，将重新定义主板作为芯片组装过程中最终封装层的角色，模糊封装与系统设计之间的界限。这一变革可能降低整体系统成本，并让英伟达及其制造合作伙伴对AI硬件平台标准拥有更大的掌控权。

然而，并非生态系统中的所有参与者都对此深信不疑。一些PCB制造商认为，现有的基板技术仍然高度成熟、经济高效且可靠，尤其是在规模化生产方面。他们认为，要从成熟的解决方案转向新技术，仅靠技术可行性还不够，还需要全行业达成共识。

尽管如此，这一技术的发展势头仍在增强。泄露的文件显示，2025年7月，CoWoP已作为英伟达“GB100”平台的一部分进入内部测试阶段；预计到2026年10月，GR150平台将推出CoWoS与CoWoP并行的策略。

消息人士认为，台积电、英伟达、日月光矽品以及主要的PCB和设备供应商，将在2025年9月供应链论坛后再次召开会议，探讨在450毫米×450毫米板型上制造CoWoP的可行性——这在尺寸和复杂度上都是一次巨大的跨越。

测试平台彰显研发雄心

据《电子时报》研究院初步分析，英伟达的内部平台（GB100和GR150）被认为是工程测试载体，而非面向商业发布的产品。这些平台可能会跨代搭配元器件（例如将上一代Grace CPU与当前的Rubin GPU或下一代Blackwell GPU结合），以探索和验证CoWoP等先进封装架构。

尽管这些配置可能不会出现在商用产品中，但它们在研发过程中发挥着关键作用——为英伟达下一代Vera CPU平台的研发提速。

显而易见，英伟达正与台积电及主要供应链合作伙伴密切合作，积极且大胆地探索芯片封装的未来。随着行业迈向2026年，人们对先进半导体集成技术的突破性进展充满期待。

*来源：

Monica Chen, analysis; Elaine Chen, DIGITIMES AsiaWednesday 30 July 2025

*原文链接：

From substrate to system: A deep dive into Nvidia's CoWoP packaging shift